启芯宸光陈文超：从RTL到测试，用AI构建芯片设计闭环｜GACS 2026 - 智东西

芯东西（公众号：aichip001）
编辑 | GACS 2026

9月20-21日，由智一科技旗下智猩猩联合芯东西举办的2026全球AI芯片峰会（GACS 2026）在上海举行。在峰会论坛上，启芯宸光副总裁、EDA智算平台首席架构师陈文超以《AI驱动芯片设计效率十倍提升：DeepChip平台的演进之路》为主题发表演讲。

启芯宸光副总裁、EDA智算平台首席架构师陈文超谈道，AI驱动芯片设计的核心壁垒不在于代码生成，而是要保证高质量的行业数据与全链路验证闭环。

启芯宸光DeepChip平台涵盖DeepEDA、DeepIP、DeepATE与DeepEDU四大业务模块。

DeepEDA融合EDA智算平台与AI²C智能体平台，通过算力调度、参数优化和流程自动化提升设计仿真效率；DeepIP接入本地或云端大模型，结合企业知识库与EDA工具，覆盖系统设计、RTL生成、功能验证和调试优化。

DeepATE聚焦测试程序生成、测试向量转换与引脚自动匹配，提升芯片测试自动化水平；DeepEDU则将产业级AI工具与真实项目引入教学实训，培养AI与芯片设计复合型人才。

该公司通过演示搭建测试平台、完成指定驱动代码生成与验证的案例，呈现了AI辅助工程师减少重复工作、加快研发迭代的应用价值。

以下是陈文超的演讲实录：

各位来宾，大家下午好，很荣幸在此做分享。正式开始之前，我先简单介绍启芯宸光。我们是一家去年成立的初创企业，团队成员均拥有十余年半导体行业积淀，包含来自AMD、高通等企业的博士与资深研发人员。公司愿景是以AI辅助芯片设计，推动半导体产业高效落地。

自2025年1月至今，我们的产品已经完成三轮迭代。当前聚焦多个落地方向，其中就包含ATE测试机台相关方案。半导体产业链条很长，我们现阶段主要赋能产业中游，EDA智算平台、设计服务、流片封装测试环节，都属于资金、人才高度密集领域，我们正是围绕这一赛道推进AI落地与效能优化。

从2021年ChatGPT兴起，到近年Agent技术逐步落地，AI行业变化十分显著。

依托半导体行业Know-how以及对AI技术的深度研究，我们打造了统一的DeepTech平台，重点布局四大方向：第一，优化EDA工具调用，实现本地数据标准化流转；第二，辅助芯片设计，完成RTL代码生成、DFT相关工作；第三，面向芯片测试产线，自动生成测试程序、完成引脚映射及配套软件操作；第四，产业人才培养，将产业技术能力带进高校，助力院校专业建设与产研项目落地。

一、EDA智算平台：统一标准化EDA资源与数据流转

下面我展开介绍各平台。首先是EDA板块，我们并不自研EDA工具，核心打造的是自研EDA智算平台。这个平台会对EDA数据中心内各类资源做统一标准化管理，实时监控平台资源、数据、IP、PDK的使用状态，依托MCP服务对接各类EDA工具，主要实现两大核心价值。

第一是EDA工具的应用，第二是EDA使用全流程的数据标准化流转。从前端RTL编码完成后，test case、testbench搭建，到完整芯片设计流程标准化落地，都是这个平台的工作内容。

这部分方案偏向流程管理，而想要真正提升设计效率，核心则落在芯片设计环节，也就是我们的主力产品DeepIP平台。

二、DeepIP平台：38个行业Agent，双知识库，全链路验证

我们基于DeepSeek-V3大模型，叠加我们十余年设计服务积累的大量基准工程数据，训练出Xcode领域专用模型，训练数据集规模有约2000亿个token。

平台主要包含两大核心模块。

第一是智能Agent集群，目前后台Agent已经迭代至38个，涵盖RTL生成Agent、DFT Agent、形式化验证、覆盖率分析等多个类型。这些Agent，本质是把我们过往设计服务沉淀的行业经验，转化成标准化执行范式。

第二是专业知识库。AI始终有个定律：Rubbish in，Rubbish out，因此保证高质量数据至关重要。芯片设计里IP数据体系庞杂，SoC标准化工作涉及代码、规格文档、各类测试用例与测试平台。我们用近半年研究，形成一套范式，完成数据抽象，让AI能够读取、理解这些信息。

交付客户时，我们会搭建两套知识库：一套是启芯宸光沉淀的行业知识库，另一套是客户本地私有知识库，帮助客户抽取、盘活自身历史IP资产。

平台还有关键一环，就是EDA工具链打通。AI生成代码本身难度不高，难点在于保证代码可落地使用，这就需要完备的验证环节。我们串联十余款国产EDA工具，覆盖仿真、链路检查、跨时钟域检查等完整流程，只有满足指定覆盖率、波形指标，IP才算完成自动生成。

整套平台形成从代码生成、验证到结果校准的全链路闭环。借助这套方法与数据抽取机制，平台基本可以做到生成结果无偏差。其中涉及文本切片、检索增强等技术细节，这里不展开。

基于DeepIP平台，我们当前主要落地两大场景。

第一个落地场景是FPGA。FPGA对应的代码体量稍微会少一点。大模型存在上下文窗口限制，我们测过，基于V3模型，增量代码处理上限约5万行。受这个约束，现阶段很难直接用它完成复杂SoC项目开发。

在FPGA场景，我们已经落地了不少客户案例，特别是军工科研院所、航天体系等。整套流程分为几步：第一是实现整个规格文档的系统解析，让AI理解整体设计框架；第二是自动生成RTL代码；第三是执行Lint、CDC等功能验证；最后就是代码出现缺陷时，平台会自动Loop进行迭代，完成Debug。

第二个场景，是比FPGA更靠前的DFT设计环节。我们选择这个场景有现实考量。传统EDA工具大多只输出汇总报告，很难快速定位扫描链的具体故障位置。对接国产EDA工具之后，我们可以直接定位scan section的问题所在。所以当前DeepIP平台前端能力，重点落地在RTL生成与DFT环节。

至于Sign-off、版图、模拟电路这类后端工作，我们还在持续研发。现阶段我们在后端方向有两项探索：一是工艺一键迁移，不少客户需要把台积电工艺的设计迁移至中芯国际，我们这套一键porting方案已经取得初步成效；二是GDS一键生成，不过当前产出的版图PPA指标仍不够理想，还需要更多数据用于模型训练。

我们手里储备了大量IP数据，并且已经通过DeepIP平台完成数据标准化处理。后续客户接入平台，就可以直接调用这部分IP资产。

另外补充一点，我们本身并不自研芯片，但为了验证平台的可靠性与实用价值，我们联合中科院，基于这套平台开发车载HSM国密加密芯片。项目去年已经完成一次流片，今年11月计划开展28nm流片，明年推进14nm流片，基本上芯片前端设计全部由我们的平台完成，也验证了整套平台的可用性。

这里准备了一段演示视频，展示真实客户案例。某家科研院所，每年都会委托多家设计服务公司，依据给定的代码与规格文档排查代码bug，这项任务也是检验设计服务团队实力的典型场景。我们评估，纯人工完成这项工作大约需要一个月。而现场使用我们平台，仅一小时就定位出代码里的23处bug。

之所以展示这个案例，是因为对大模型而言，代码生成本身门槛不高，难点在于保障输出结果可靠。Debug任务属于反向验证，要求AI读懂规格文档、读懂RTL代码，并精准定位缺陷。视频左上角可以看到，平台运行时会联动多款EDA工具，包括VCS、Verdi以及多款国产EDA工具。

任务结束后，平台输出完整汇总报告，标注bug所在代码位置、给出修改方案以及修改依据，形成一份完备的调试文档。当然，是否采纳修改方案仍需要人工审核，报告仅作为参考，也可以选择一键自动完成代码修复。受时间限制，视频就不播放了。

DeepIP平台在FPGA场景下的提效效果十分显著。不少军工院所的项目中，工程师人工开发，一年产出优质代码约5000行，单人月产出仅2000至5000行；借助这套平台之后，年度代码产出可以提升至5万行甚至更高，在芯片前端设计各环节都实现了明显的效率增益。相关案例，也就是刚才视频展示的内容，这里就不再重复介绍。

第二个案例，是依据芯片手册自动生成驱动代码。驱动代码本身生成难度不算高，难点在于让AI读懂规格文档中的原理图与引脚定义规则。我们自研嵌入方案，将专业原始数据拆解转化为AI可识别的信息。平台会把复杂的原始规格书，自动转换成AI便于读取的Markdown格式文档，再基于这份标准化文档生成对应的驱动代码。

以上是DeepIP平台的介绍。简单总结，平台聚焦芯片前端设计，覆盖RTL代码生成、UVM测试平台与测试用例开发、DFT设计等工作，目前已经落地大量项目，今年有约20家客户正在同步推进合作。

三、测试机台平台：自动生成test program

接下来介绍我们的第三个平台，主要面向测试机台、测试工厂及整体芯片测试业务落地。该平台核心能力包含信息提取、Pattern（测试向量）生成，以及基于不同Pattern来生成test program（测试程序）。

对AI而言，直接生成C、C++风格的test program并不困难，真正的行业壁垒在于Pattern的精准提取与适配。测试领域专业性极强，不同测试机台对应的函数接口、调用逻辑完全不同。我们必须依托对应机台的原生API数据以及过往成熟、高质量的test program数据，才能训练出合理以及可用的的AI智能体。

为此，我们与国内头部测试机台厂商合作，由对方开放全套机台API数据，支撑我们完成test program的生成。目前整套流程可实现后端测试全自动化：只需下发指令，平台即可自动生成测试代码，并直接在测试机台上完成完整测试流程，全程不需要人工参与。

这也是未来我们要落地非常重要的一个业务，叫黑灯工厂业务。目前我们在重庆大概投入3000多万元搭建智能化测试工厂，可承接简单的芯片测试业务。工厂除板卡更换、探针更换等基础物理操作需要人工外，其余基本上全都是用AI来进行操作。

以上三大智能化平台，是启芯宸光今年在半导体产业落地比较多的方案。除此之外，我们在芯片版图设计、工艺一键迁移等后端领域也在持续研发布局，相关技术成果预计将于明年年初正式发布。

结语：高校教培落地，200人做芯片设计服务

除产业技术落地业务外，我们一直也有在做教培任务。这几年很多学校也在做这个专业建设，我们会把产业级的能力带到学校。目前我们已与长春职业技术大学、重庆、广州等多地高校达成合作，带领师生参与芯片设计、项目流片等实战工作，将EDA智算平台、DeepIP设计平台、智能测试平台全部带到学校，以产业能力去赋能学校。我们的产教合作核心目标是学校培养出来的人我们收纳来用。

在设计服务业务上，公司现有纯人工200人专业团队专注传统芯片设计服务，覆盖DV验证、后端版图、FinFET工艺等核心领域；同时我们有30人用AI做设计服务，聚焦数字前端、DFT设计等场景，依托自研AI平台实现高效芯片设计服务。

启芯宸光现在的总部在上海，全国有四个分点，配套建设专业测试基地与培训基地。受限于本次分享时长，诸多核心技术细节未能逐一展开，欢迎各位会后交流探讨、深度对接合作。

在大模型技术越来越强的情况下，我们用大模型辅助芯片设计这条路会效率越来越高。启芯宸光的核心定位，就是将我们手上的优质工程数据以及在这个行业的know-how，让大模型学会，然后去服务我们的客户。我的分享到此结束，谢谢大家。

以上是陈文超演讲的完整整理。