Cadence滕晋庆：AI有望让芯片设计时间减半，但资深工程师仍是核心竞争力

OpenAI公布了首款自研推理芯片Jalapeño的首批实测结果引发了巨大的关注，比性能更值得关注的是，AI直接参与了这颗芯片的开发。

根据OpenAI的披露，AI被用于探索不同实现方案，缩短设计、测量和验证循环，并优化芯片中的部分算术电路。Jalapeño从初始设计到tapeout只用了9个月。

这并非“AI独立设计了一颗完整芯片”，Jalapeño由OpenAI与Broadcom共同开发。这个“不完整”，恰好把一个被讨论多年的问题推到了台前：从AI参与芯片设计，到AI独立完成一颗芯片，中间还隔着什么？

在近日举行的CadenceLIVE 2026期间，Cadence资深副总裁兼数字与签核事业部总经理滕晋庆给出了两个看似矛盾的判断：AI EDA短期内有可能让芯片设计效率接近翻倍，但至少未来五年，他仍看不到只凭AI就能生成一颗可用芯片。

Cadence资深副总裁兼数字与签核事业部总经理滕晋庆

这意味着，AI EDA的拐点可能不会以“无人设计芯片”的方式出现。更早发生的变化，是芯片设计开始从“工程师操作一组EDA工具”，转向“工程师定义目标，让Agent调用整套工具链”。

这也将同时改变工程师的价值和EDA公司的生意。

AI有机会让芯片设计的效率翻倍

AI用于EDA并不是新鲜事。几年前，Cadence已经使用AI优化设计流程，随后从对话式AI发展到具备推理能力的Tool Agent。过去一年大模型能力快速提升，Cadence又将工程经验写成Skill，进一步推出Super Agent。

今年4月，Cadence发布Agentic AI Stack，由AgentStack统筹ChipStack、ViraStack、InnoStack、AuraStack和SystemStack，分别覆盖前端设计、模拟设计、数字实现与签核、PCB与先进封装以及系统设计。

这个变化背后更重要的是，AI EDA正在从单点优化走向端到端协同。

过去谈AI EDA，通常是RTL生成快了多少、验证缩短多少，或者PPA提高几个百分点。Agent开始统筹不同设计环节后，对于模型和应用快速迭代的AI公司而言，一个更迫切的问题是：芯片设计周期能否直接缩短一半？

滕晋庆将AI带来的加速拆成两个部分。一是缩短工具Runtime，减少每次设计迭代所需的时间；二是提升工程师生产力，让一名工程师负责更多Partition。

“借助AI，设计在相同制程下设计相同的芯片，时间缩短一半是有可能的。”滕晋庆对雷峰网(公众号：雷峰网)表示。

按照滕晋庆的估算，如果将Runtime和工程投入分别按减少约30%计算，两者叠加后，完成相同任务的时间约为原来的49%，对应设计效率接近翻倍。

当然，这其中不包含晶圆厂排期、板卡开发及量产等后续环节。芯片规模还在持续增加，如果芯片复杂度翻倍，部分效率红利也会被更大的设计吃掉。

Cadence副总裁、中国区总经理汪晓煜指出，客户的组织架构、团队分工和协作方式能否适配Agent，会直接影响最终效果。工具侧即便有两倍提升，部署到客户内部后可能会明显打折。

Cadence副总裁、中国区总经理汪晓煜

在真实项目里，AI EDA带来的效率提升已经显现。

汪晓煜介绍，某客户一个较大的Subsystem采用传统设计验证方法约需5周，使用ChipStack后约1天完成。另一个4nm高性能CPU Core的设计收敛案例中，AI取得了接近资深工程师的结果，同时减少了人工分析日志、调整约束和重复启动流程的时间。

这些案例表明了AI EDA在设计的不同流程能获得的提升幅度不同，也足以说明，AI EDA已经越过演示阶段，开始进入真实芯片工程流程。

AI跑通完整设计流程不难，难的是让芯片有竞争力

既然效率已经可以接近翻倍，为什么不能让AI直接完成整颗芯片？答案不在于AI能否跑通流程，而在于最终设计有没有竞争力。

滕晋庆判断，对于结构简单、无需追求极致性能的设计区域，70%—90%有机会实现自动化。但CPU、GPU、NPU以及存在严重拥塞的关键Block，仍然需要资深工程师介入。但决定一颗芯片性能上限的，往往不是大面积的简单区域，而是其中最困难、最依赖专家经验的10%左右。

完整设计芯片的门槛也需要重新定义。

“把一个RISC-V设计从头跑到GDS，只能证明流程可以跑。真正的问题是，能不能做出一颗有竞争力的CPU。”汪晓煜说。

能跑通流程，不等于能流片；能流片，不等于能量产；能量产，也不等于有商业竞争力。同一套CPU由不同团队设计，最终性能可能相差很大。AI能够完成多少流程决定设计速度，最难的10%则决定芯片上限。

从现在到全自动设计，AI EDA还需要跨过三道门槛。

第一道是多Agent协同。很多头部公司内部已经出现大量针对不同任务的小Agent。单个Agent并不难开发，困难的是如何把这些“小蘑菇”熬成一锅能够协同工作的“蘑菇汤”。

这恰恰是其AI EDA的差异化优势。Cadence的AI研发由CEO Anirudh Devgan亲自推动，采用自上而下的研发规划和跨产品线协同，而不是由不同团队各自开发彼此孤立的小Agent。滕晋庆认为，“相比拥有多少‘小蘑菇’，能否通过统一规划把不同Agent组织起来，才是Cadence相较其他EDA公司的重要优势。”

这种自上而下的规划最终落在AgentStack上，由它统筹覆盖前端、模拟设计、数字实现与签核等环节的Super Agent。不过，统一入口不等于问题已经解决。当前端、验证、后端和Signoff Agent给出冲突判断时，系统应该相信谁，仍是多Agent协同面临的技术难题。

第二道是确定性验证。大模型认为一个结果“看起来合理”没有意义，芯片最后必须满足时序、功耗、面积等明确约束。特别是在3nm、2nm乃至1.4nm节点，一次模型幻觉就可能让整个设计失败。

因此，AI不会绕开传统EDA的签核闭环。Agent可以自主拆解和执行任务，但最终仍需Tempus、Pegasus等确定性工具确认结果。Cadence强调的“三层蛋糕”也是同样的逻辑：AI位于上层，基于物理、数学和计算机科学的核心算法是中层，底层还有提供算力的加速计算平台。AI可以放大核心算法的价值，却无法补救底层算法的缺陷。

第三道门槛是经济账。滕晋庆透露，其团队今年单月的Token开销已达到相当高的水平。AI EDA的竞争已经不只是哪个Agent更聪明，还要计算完成一个设计任务究竟需要多少Token，能否带来足够的ROI（投资回报率）。

这也是滕晋庆判断至少未来五年看不到AI独立生成可用芯片的关键。芯片设计既包含可以自动化的重复工作，也包含创造性取舍和必须精确验证的工程问题。

更现实的路线，是AI、传统EDA算法和工程师继续融合。

AI先替代重复工作，工程师的价值向判断力迁移

AI无法取代最难的10%，不意味着芯片工程师的工作不会变化。

滕晋庆将“fully automated”定义为把重复性工作自动做对，而不是取代人的创造力。“AI和人要一起打造更好的芯片。我们的目标，是帮助好的工程师获得更大的生产力，设计出更好的芯片。”

被AI率先压缩的，是记忆菜单和命令、编写脚本、反复运行流程、查看日志、调整参数等标准化工作。工程师的时间将更多转向定义问题、做架构和PPA取舍、判断AI结果是否可信，以及处理最困难的关键Block。

AI EDA并不是在替代工程师，而是在提升工程师的效率，也是在重新给不同的工程能力定价。

这也带来一个更长期的问题：当大量基础工作被AI完成，新工程师如何成长为专家？

答案是成长方式会改变，成长通道不会消失。过去，新人通过背命令、写脚本和反复跑流程积累经验；未来，他们需要更多追问AI为什么选择这个Cell、为什么采用这条优化路径、PPA还能否继续推进。

汪晓煜强调，半导体基础知识不能省略。工程师如果不了解芯片设计本身，就无法判断AI的结果，更无法挑战AI，完成最终决策和Silicon Bring-up。

因此，AI降低了使用EDA工具的门槛，却提高了定义问题和判断结果的价值。会使用Agent只是起点，能够挑战Agent，才是从新人工程师走向资深工程师的新路径。

工程师越来越看不见工具，EDA公司的商业模式也要变

比工程师分工变化更深的一层，是EDA产品形态和商业模式可能被同时重写。

过去，一名后端工程师需要分别操作Innovus、Tempus、Pegasus等工具，客户则按照不同工具、Feature、Copy和License采购。

AgentStack成为统一入口后，工程师面对的可能只有一句任务描述：“把这个Block优化到指定的PPA目标。”至于背后调用了哪些工具、运行了多少次流程，工程师可能越来越不关心。

工具不会消失，但会退到Agent背后。

未来的工作流可能变成：工程师定义目标，Agent拆分任务并调用EDA工具，确定性引擎完成计算和签核，工程师再处理最难的部分。

当用户越来越少感知具体工具，继续按照单个工具和特性收费就会受到挑战。

滕晋庆透露，Cadence CEO及管理层已经在讨论Agent能力如何商业化。一种可能是采用Token-based模式，并根据Agent给工程师带来的生产力价值收费。

但这还不是Cadence最终的决定。汪晓煜表示，不同产品线对是否采用统一商业模式仍有不同意见，新模式推出后也可能继续调整。最终标准仍然是能否持续为客户创造可计算的ROI。

可以确定的是，Agent业务很难完全沿用过去的License模式。EDA可能从销售工具使用权，逐渐转向按照用量、生产力价值乃至任务结果收费。

这也让Token成本成为EDA公司的新变量。一方面，Agent创造了新的收费入口；另一方面，模型调用和算力支出也形成了新的成本结构。谁能用更少的Token可靠完成更复杂的设计任务，可能成为AI EDA下一阶段的重要竞争力。

OpenAI的Jalapeño证明，AI已经进入真实芯片的设计与优化流程。Cadence的判断则揭示了另一面：从参与设计到独立做出有竞争力的芯片，中间仍隔着多Agent协同、确定性验证、复杂设计和经济性等多道门槛。

未来五年，AI EDA最先兑现的可能不是“无人设计芯片”，而是设计效率接近翻倍，以及工程师的工作重心从操作工具转向定义问题和判断结果。随之变化的，还有EDA公司的产品入口和收费方式。

AI EDA真正的拐点，不是AI已经能够独立设计一颗芯片，而是工程师开始定义目标，让Agent替自己操作整套工具链。

雷峰网原创文章，未经授权禁止转载。详情见转载须知。